архитектур Yadro приглашаем Старшего инженера по разработке RTL (Digital signal processing accelerators). Департамент... функциональных модулей для ASIC на Verilog/SystemVerilog. Что мы ожидаем от будущего члена команды: Опыт разработки RTL от 3 лет...